返回主站|会员中心|保存桌面|手机浏览
23

亚德诺半导体(中国)有限公司

模拟器件,电源管理芯片,放大器和比较器,模数/数模转换器,宽带产品

联系亚德诺
  • 联系人:曹
  • 电话:86(21)23208000
搜索亚德诺
 
亚德诺友链
  • 暂无链接
首页 > 亚德诺新闻 > 提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器(二)
亚德诺新闻
提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器(二)
发布时间:2022-05-23        浏览次数:264        返回列表
6显示ADRV9002发送输出(功率与时间以及频率与时间之间的关系),采用link 16型跳帧(为简起见,使用发送跳频)。注意,为了显示ADRV9002可实现的最短转换时间,实验未使用图5中所示的标准link 16脉冲结构,而是开启时间从6.4 μs增加到11 μs,关闭时间从6.6 μs缩短到2 μs。将Tektronix RSA306B频谱分析仪连接至ADRV9002评估板的发送输出端口,以进行观察。上方的图显示功率与时间的关系。从图中可以看出,每隔13 μs就会进行发送跳频,连续发送跳帧之间的转换时间约为3 μs。下方的图显示频率与时间的关系。在这个实验中,发送载波频率以1 MHz的步长在四个不同的频率之间循环。正如预期的一样,下方的图证实发送输出也以1 MHz的步长在四个不同的频率之间循环,并且在整个停留时间段内都具备出色的频率精度。 

ADI技术文章图6 -提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

6.link 16 Tx跳频的发送输出

通过使用更先进的测试设备例如Keysight E5052BR&S FSWP可以进一步测量link 16跳频的频率精度。在表3所示的测量示例中,发送载波频率在400 MHz400.1 MHz400.2 MHz400.3 MHz时跳频。发送输入信号也相应的同步变换频率从而使所有跳帧生成400 MHz的频率输出。测量持续时间设置为100 μs,其中包括7个完整的跳帧。每隔128 ns测量一次频率。可以看出,在停留时间开始时,PLL已经完全锁定。停留时间期间的频率误差取决于相位噪声性能。表3显示这7个连续跳帧的平均、最大和最小频率偏移(输出频率和400 MHz之间的差值)性能。在大多数帧中,平均频率误差低于1 ppm。数十次实验显示出同样的结果。注意,测量值可能因设备和测试配置而异。

3.link 16跳频的频率精度性能

QQ图片20220523141755

ADRV9002还提供了用户微调PLL环路滤波器带宽的能力。当PLL环路滤波器带宽配置为1200 kHz时,可以实现表3所示的性能。大的PLL滤波器带宽可以减少PLL重新调谐时间,确保在停留时间开始前PLL完全锁定。建议用户进一步评估其应用中所需的相位噪声性能选择最合适的环路滤波器带宽。

 

使用静态和动态的方式加载高达128个不同频率的跳频表

ADRV9002针对所有跳频模式使用跳频表概念。2跳频表中的每一项包含跳帧的频率和其他操作参数。跳频表可以是静态加载的,这表示它在初始化期间加载,之后不允许即时更改。它也可以是动态加载的,即在执行跳频期间加载;在这种情况下,用户可以即时更改表的内容。此外,还使用了类似乒乓的概念,因此用户可以选择性地加载两个不同的表,每个表包含最少1个、最多64个项。在一个表用于当前跳帧时,加载另一个表,准备用于下一个跳帧。每个项都会通知ADRV9002关于某个跳帧的配置。可以通过自动递增索引方式(如果是两个跳频表,则是从个表的项开始,到第二个表的最后一项,然后重新回到个表的项,如果是一个跳频表,则连续循环),或通过数字GPIO指示的特定项对跳频表进行随时索引。

7显示跳频表AB,每个包含N个项(1 ≤ N ≤ 64)。表中的每个项包含4个重要参数:跳频、中频(仅用于接收IF模式)、接收增益表的索引,以及发送衰减。在TDD操作中,用户必须通过专用的通道设置信号(每个发送通道一个,每个接收通道一个)来通知ADRV9002为每个跳帧启用了哪个通道(发送或接收)。所以,尽管跳频表中的每个项都同时包含接收和发送参数,但只会使用相关参数。

ADI技术文章图7 -提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

7.ADRV9002跳频表内容和索引方法

进一步探讨如何在跳频模式中使用跳频表之前,需要先了解ADRV9002和基带集成电路(BBIC)之间的大体的通信方式

如图8所示BBIC作为跳频操作的主要部分设置跳频模式、通道设置信号Rx1_ENBALERx2_ENABLETx1_ENABLETx2_ENABLEHOP信号HOP1HOP2),以及静态或动态跳频表包含跳频、接收IF频率、接收增益表的索引和发送衰减BBIC通过SPI接口或DGPIOADRV9002通信。ADRV9002作为一个节点接收来自BBIC的信号,然后相应地配置数据路径和LO进行跳频

9所示为一个动态表示例,每个跳频表AB仅加载一个频率。这是一种极端情况,允许用户即时更改每个帧的跳频。本示例使用PLL多路复用模式。如图8所示,跳频信号的上升沿和下降沿定义跳帧的时序边界,如之前所述,每个跳帧由转换时间和停留时间组成。通道设置信号上升沿定义一个帧延迟(在PLL多路复用模式下,这种延迟是必要的)之后的跳帧类型。

ADI技术文章图8 -提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

8. ADRV9002BBIC如何在跳频期间互相通信的大概框图

注意,通道设置信号既可以表示发送设置信号,也可以表示接收设置信号。图9显示了该信号的简化版本示意图。由于TDD操作同时涉及发送和接收,用户需要分别配置发送设置信号和接收设置信号。除了指示跳帧类型,通道设置信号还可以用来触发BBIC进行跳频表加载。跳频表加载应在通道设置信号下降沿之后的那个跳频信号沿之前完成,然后PLL在同一跳频信号边沿开始调谐到该频率,并为下一个跳频边沿指示的下一个跳帧做好准备。表A和表B以乒乓模式运行,这样加载完成后,一个表的频率用来进行跳频操作,同时对另一个表的频率实施调谐。 

ADI技术文章图9 -提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

9.PLL多路复用模式下,动态的使用跳频表加载一个频率的示例

10显示通过动态方式使跳频表每次加载4个项和8个项时发送输出频率与时间之间的关系。发送输入具有0 kHz–100 kHz–200 kHz–300 kHz频率的4个帧,并通过连续循环这些帧将其馈送到ADRV9002。它与跳帧完全匹配和同步,所以0 kHz输入帧对应3.1 GHz LO。跳频期间,当LO变更为下一频率,发送输入频率也变更为下一频率。

在执行跳频时,动态加载表A和表B(为了简和便于观察,每次加载时表内容不改变)。对于每次加载4项,在3.1 GHz输出频率会看到四个连续的发送输出帧,然后在3.1004 GHz输出频率也会看到四个连续的发送输出帧,然后以这种模式循环往复。对于每次加载8项,在3.1 GHz输出频率会看到四个连续的发送输出帧,在3.1004 GHz输出频率4个连续帧,在3.1008 Hz输出频率四个连续帧,以及3.1012 GHz输出频率四个连续帧,然后以这种模式循环往复。图8所示的发送输出证实动态表加载操作如预期完全一致

 

使用双通道来实现通道分集与通道多路复用

2所示,ADRV9002支持发送和接收双通道。可以对两个通道应用跳频,以实现通道分集或通道多路复用。

要实现分集,需使用同样的PLL(一个或两个)、同样的跳频表和TDD时序配置使两个通道同时跳频。用户可以启用ADRV9002提供的MCS功能,确保同一个或不同ADRV9002器件上的多个通道彼此完全同步,以保证确定性延迟。还可以通过MCS实现相位同步,但必须在每次PLL重新调谐频率时执行相应操作。通过MCS实现了多个通道在跳频期间同步,使ADRV9002成为对涉及跳频的MIMO分集应用来说非常有吸引力的解决方案。了解在跳频期间使用MCS的要求和限制的更多详细信息,请参阅ADRV9001系统开发用户指南2

对于通道多路复用,每对发送和接受通道使用一个PLL,彼此独立地执行跳频。其中一个限制是特快跳频(要求为一个发送和接收通道对配备两个PLL)无法用于使一个ADRV9002器件的两对通道进行多路复用。

除了2T2R模式,还值得一提的是:ADRV9002还支持1T2R2T1R的跳频操作,因而可以更灵活地满足用户的特定要求。

 

支持跳频DPD操作同时进行

ADRV9002还支持窄带和宽带应用的DPD操作。它在实现符合标准的相邻通道功率泄漏比(ACPR)性能的同时,修正功率放大器(PA)的非线性,从而显著提高功率放大器的效率。

ADRV9002的一个高级功能是DPD可以和跳频一起执行。在这种情况下,ADRV9002允许用户配置多达8个频率区域,而DPD算法为每个频率区域创建一个优化解决方案。针对每个区域,DPD解决方案作为一组系数,可以分别在传输开始和结束时进行存储和加载。这可以确保在整个跳频范围内保持PA线性度。

由于DPD是一个自适应滤波过程,必须周期性地捕获一组样本进行系数计算,因此跳帧长度需要足够长才能满足DPD捕获长度要求。但是,如果用户只使用初始加载的DPD系数,无需进行DPD更新,则不存在这种限制。

ADRV9002的跟踪校准通常不会在快速跳频期间进行。但是,会根据用户的跳频配置,基于多个频率区域执行初始校准,以实现最佳性能。

 

使用ADRV9002收发器评估软件(TES)进行跳频性能评估

用户可以通过ADRV9002 TES软件在评估板上充分测试跳频性能。TES支持Xilinx® ZC706ZCU102 FPGA评估板。2如图11所示,可以轻松使用跳频配置页面来配置跳频参数,包括跳频操作模式、跳频表、GPIO设置和TDD时序等。TES内置FPGA同步功能,因此用户能够准确控制TDD时序,确保发送或接收帧能完全与跳帧同步。TES中还提供许多跳频示例,供用户进一步分析研究。 

ADI技术文章图10 -提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

10.用动态加载跳频表的方法每次载入4项和8项的跳频结果比较

ADI技术文章图11 -提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

11.通过TES配置跳频

 

结论

频是下一代SDR收发器ADRV9002的先进系统特性之一。ADRV9002使用两个PLL、多种跳频模式,以及通过灵活加载和索引跳频表的方法,为用户提供出色的跳频能力,以便应对各种应用并满足更高系统要求。所有功能都可以通过ADRV9002 TES和软件开发套件(SDK)进行全面评估。

0