亚德诺半导体(中国)有限公司欢迎您!|智能化网|会员中心|保存桌面|手机浏览
13

亚德诺半导体(中国)有限公司

模拟器件,电源管理芯片,放大器和比较器,模数/数模转换器,宽带产品

新闻分类
  • 暂无分类
站内搜索
 
友情链接
  • 暂无链接
首页 > 新闻中心 > 兼容SPICE的运算放大器宏模型1
新闻中心
兼容SPICE的运算放大器宏模型1
发布时间:2021-07-21        浏览次数:207        返回列表
 

目前,电路仿真领域呈现采用全方位电路仿真方法的趋势。我们认为,在所有安装的电路仿真器中,有75%用于系统设计,而不是IC设计。几乎所有这些仿真器都是SPICE的变体。随着电子行业不断发展,系统工程师面对日益增多的集成电路,尤其是无处不在的运算放大器,也需要愈加精准的模型。但是,这些IC器件的速度和复杂性不断提高,给初期的SPICE开发人员带来了始料未及的问题。

由于典型的运算放大器中包含大量有源器件,仅使用晶体管级模型的电路仿真会消耗大量时间,特别是电路中包含多个运算放大器时。由于涉及多个非线性方程,即使是简单的半导体器件模型也会消耗大量计算时间。在某些情况下,完成整个仿真所需的时间可能超过构建工程原型所需的时间。显然,这种情况完全背离了使用SPICE的初衷。

幸运的是,我们可以通过使用尽可能准确地表示运算放大器的宏模型来缩短仿真时间,而无需使用大量晶体管或其他非线性器件。然而,无论出于何种意图和目的,要设计一个能完全模拟实际器件的宏模型是一个相当大的挑战。对于电路设计人员来说,运算放大器模型要切实起到作用,则不能只涵盖所有重要的DC参数,还要能够在远超单位增益交越频率的区域内合理地仿真近似AC特性。

 

现有的宏模型是不够的

许多运算放大器的宏模型已包含在多个可用软件仿真器的器件库中。这些模型大多数都是基于Graeme Boyle和他的同事(见参考文献1)所做的初期工作,他们在20世纪70年代中期开发了一些宏模型,以缓解当时已经超负荷的大型计算机的CPU时间紧张问题。Boyle几乎去除了宏模型中的所有晶体管,只保留了两个晶体管。保留的这两个器件构成了运算放大器的差分输入级;后续的所有级都采用线性控制源、无源元件和二极管来实现。输入级中保留的晶体管有助于仿真实际影响,例如偏置电流,以及输出dV/dt随差分输入电压的变化。

Boyle方法大大减少了所有非线性元件的数量,所以每个放大器所需的仿真时间也大幅缩短。相比完全采用晶体管的仿真,Boyle结构确实有明显改善,但该结构仍有一些不足之处,这也促进了新的宏模型的开发。该结构具有以下缺陷:

-            Boyle模型只提供两个极(没有零)来显示整个放大器的频率响应——这种配置仅适用于较慢的运算放大器,完全不适合如今速度更快的器件。

-            所有内部产生的节点电压都以地为基准,即使放大器相对于地“浮空”。这种配置不能体现运算放大器的真实运行状况——几乎所有可用的器件都不提供接地参考。

-            输出端电流从连接到地的受控源流出,而不是像在实际放大器中那样从电源轨流出。此特性完全排除了基于放大器的输出电流(在电源轨之间正确分流)来仿真电路的情况。

 

理想元件可以降低复杂性

开发原始的Boyle模型(图1)的电路拓扑结构时,使用了两种基本的宏模型建模方法(称为简化法和构造法),这两种方法在开发新宏模型时也非常有用。

 

图1 -兼容SPICE的运算放大器宏模型
图1:Boyle运算放大器宏模型的一个重大缺陷是所有电压都以地为基准
图2 -兼容SPICE的运算放大器宏模型

 

图2:新运算放大器宏模型本质上是模块化的。在运算放大器设计中,可以通过级联任何构建模块来获得任意数量的极和零点。

这种简化技术使用简单的理想元件来代替电路的实际部分,从而持续降低运算放大器主要内部级的复杂性。因此,可以通过利用此方法的功能模块来高度仿真实际电路。在图1中,输入级模型就是一个很好的简化示例。该模型保留了发射极耦合对的差分输入特性,但消除了所有有源负载;它用理想元件代替尾电流源;并承担产生第二放大器极的任务。增加一个电容(CE)即可使该模型在此级中提供一个极,而减少元件总数则能加快仿真运行速度。

另一方面,可以使用构造法构建一个完全由理想元件组成的电路模块,高度仿真器件实际部分的行为。遗憾的是,构造法常常会导致一些子部分与实际等效部分毫不相似。图1的输出级就是一个很好的示例:它提供了必要的输出电压限幅,具有正确的输出电阻,还提供了短路限流值;但与实际运算放大器原理图没有一点相似之处。

 

开发改进的宏模型

开发新的宏模型(图2)的目的是创建一个能够像实际运算放大器一样运行的模型;但它仍然必须足够简单,可以作为一个通用模型使用。图3、图4和图5显示该模型由处理输入信号的几个级联部分组成。

图3 -兼容SPICE的运算放大器宏模型

 

图3:新模型的输入级与Boyle模型的输入级相似,但之后所有级的结构都截然不同

图4 - 兼容SPICE的运算放大器宏模型 

 

图4:除提供零点的共模增益级外,还提供三种类型的频率成形网络
图5 - 兼容SPICE的运算放大器宏模型

 

图5:新输出级还配有电流源,对供电轨之间的负载电流正确分流

由于该模型在构建时采用了简化技术,所以其输入级与Boyle模型非常相似。但是,由于生成新模型的剩余部分时采用了构造法,在输入级之后,这两个宏模型毫无任何相似之处。注意,在任何信号处理模块中都没有接地参考。相反,在实施差分至单端转换后,所有内部产生的节点电压都以供电轨之间的中点为基准。这个中点在模型中称为VH,由两个连接在供电轨之间的等值电阻产生。

在使用新宏模型对任何特定的运算放大器建模时,其要求基本上与Boyle拓扑的要求相同:一个差分输入级、一个增益级和一个输出级。这种配置可以产生基本的双极频率响应,且可以从仿真时间这个角度直接比较这两种宏模型。您可以在增益级和输出级之间添加单位增益极、极零点和零极点模块的任意组合,以获得所需的频率相关开环增益滚降。模块之间的区别在于:极零点模块产生的极点频率比零点低,而零极点产生的极点频率比零点高。

框图2“模型参数的计算”显示了基于图3、4和5所示的构建模块构建运算放大器所需完成的计算。只要给出所探讨的运算放大器的某些数据手册参数,结合必要的极零点位置,就可以使用计算器轻松完成这些计算。

图3中的输入级是一个简化双晶体管电路。新模型和旧模型的主要区别在于:在新模型中,输入级使用与实际运算放大器同类型的输入器件,即NPN或PNP双极性器件、P通道JFET(或者如果适用,使用N通道器件),或者MOSFET。Boyle模型允许在输入级使用双极性器件,如果是对双极性输入运算放大器进行建模,这毫无问题。但是,如果使用Boyle技术对一个FET输入运算放大器建模,则必须大幅提高输入晶体管的电流增益,以获得所需的输入偏置电流。此外还必须通过发射极负反馈来降低其跨导。这些更改导致的结果是:无法在宽输入差分电压范围(一般是1至2V)内正确仿真FET输入放大器的输出dV/dt的常见变化。A降级之后的双极输入级具有线性化、双曲正切传递特性(见文献2),而FET输入级具有平方律传递特性(见文献3)。显然,这些特性并不对等。因此,由于FET输入级的参数计算并不比双极性级复杂,所以在模型中使用正确的输入器件是有意义的。

所有表现出非理想行为的输入级参数(如失调电压、失调电流和输入电容)都使用单独的理想元件进行建模。此外,在反相和同相输入端之间连接两个等值电阻,以产生共模输入电压。模型的后续部分会用到输入电压,先进行扩展和频率成形,之后反馈到输入级用于修正失调电压。

该模型假设输入晶体管是完全匹配的,且没有任何会改变整体频率响应的结电容。但是,通过为双极性级选择合适的电流增益,或为FET级选择合适的栅极漏电流,它也可以得出正确的输入偏置电流。通过使负载电阻值等于晶体管跨导的倒数,可以将差分对的电压增益设为单位增益。这个假设简化了确定压摆率限制元件的计算。为方便起见,将输入级的尾电流标称值设为1 mA;但是,这个值可以降低到100µA、10µA或1µA,具体取决于放大器的总静态电流。

 

增益级的特性

该模型的开环增益通常在一个单级(见图3)中实现,该级由两个电压控制电流源、两个电阻、两个电容和一个电压限制网络组成。在这个级中,也会发生差分至单端信号转换。电压限制网络由一对二极管组成,每个二极管都连接到自己的电压源。该网络防止增益级和模型的其他内部节点在输入过载驱动条件下出现超过电源轨电压的摆幅。在开环增益级必须限制电压;否则,后续节点可能会尝试仿真大信号(数百千伏)的产生。

两个电容(与电阻并联)决定放大器主极点和压摆率。目前,宏模型只能处理对称的正负压摆率,因为对称是最容易仿真的情况。但是,未来的增强宏模型可能允许仿真对称正负压摆率之间的一些变化。最后,该级在这两个电压控制电流源上各添加一个直流分量,构成放大器静态电源电流的主要部分。

对运算放大器频率响应的研究表明,在大多数情况下,仿真实际器件在高频率下的增益和相位变化需要两个以上的极点。此外,不同类型的运算放大器具有不同数量的极点和零点。为了让这些不同类型的电路都能轻松转换成兼容SPICE的子电路(而不必每次都从头开始),那么一个真正的通用模型必须是高度模块化的,并且具有任意数量(大量)的极点和零点。所以,最终架构使用了所有单个运算放大器模型都通用的一些基本构建模块。这些模块如图4所示。

所有频率成形模块在DC条件下具有单位增益,因为每个电压控制电流源(VCCS)的gm都等于从VCCS(电压控制电流源)的每个节点连接至电源轨的电阻的倒数。这种拓扑结构优势在于,在为一个特定放大器生成模型时,可以标注单独的极点或极零点对。因而可以查看它们各自对放大器的净频率响应的影响,这样极零点调整变得非常容易。因为所有频率成形模块在DC条件下都具有单位增益,所以这个过程不会改变模型的DC开环增益。

图4中的共模增益级由两个VCCS组成,它们驱动两个等值电阻,每个电阻与一个电感串联连接至其中一个电源轨。电感仿真大部分放大器随着输入频率增加而表现出的CMRR的典型衰减。输入共模电压(相对于Vh节点)控制电流源。每个控制电流源的gm都等于相关电阻值除以DC条件下放大器的CMRR的值的倒数。

所以,从输入共模网络到内部共模增益节点的增益等于放大器的CMRR的倒数。(“增益”一词用在这里并不恰当,因为共模增益的值要远小于单位增益)。

 

SPICE仿真器的发展

电路仿真器SPICE及其增强版本SPICE2最初是加州大学伯克利分校在上个世纪70年代开发出来的(见参考文献4)。最初是为了帮助设计工程师在晶体管级分析集成电路(所以这个首字母缩略词是表示:Simulation Program with integrated Circuit Emphasis,集成电路模拟的仿真程序)。相比在实验室由人力计算,SPICE支持使用计算机评估设计,其速度更快,也更彻底。SPICE迅速流行,很快传播到系统级设计社区,受到IC设计人员的青睐。

初版SPICE是一个公用程序,仅象征性收取少量费用;但是,许多软件供应商都意识到需要一个完全受支持、可以调整和不断改进的商用电路仿真器。这类程序的个基于大型机的版本包括meta-Software的HSpice、NCSS分时软件的I-Spice和电子工程软件的precision。近来,大部分大型机版本经过调整可用于工作站,还有一些可用于IBM PC和兼容产品。

SPICE的PC版本是由MicroSim Corp推出的PSpice。之后陆续推出了其他版本,例如Intusoft推出的IS-Spice。其他公司,包括ADI公司(提供一种名为Saber的行为仿真软件包)已经选择脱离传统的SPICE格式,放弃使用“盒装”电路元件来构建模型。相反,Saber基于严格定义的用一种称为Mast的特定建模语言编写的方程来控制任何所需电路模型的行为。

电感器在共模增益上增加一个零点,这相当于在共模CMRR上增加一个极点。共模电压,在经过扩展和适当的频率成形之后,按照理论要求输送回输入级。这一步通过将输入级偏置电压源变成单位增益电压控制电压源来实现,其直流分量等于放大器的VOS

图5中并未完全显示输出级的操作。在接收所有适当的频率成形之后,内部运算放大器输出信号显示为以输出级处理之前的最后一个节点的Vh为基准的电压。输出模块中的两个电压控制电流源驱动两个连接至供电轨的等值电阻,就像其他模块一样。但是,此时,两个电压控制电流源的gm的排列方式使它们能够作为有源电流发生器。所以,每个gm源产生的电流恰好足以通过并行电阻提供所需压降。

当输出端没有负载时,该模型不会从任一电源轨吸取电流。所以,它表现得比较像是理想的单位增益B类输出级,且无交越失真。因为两个电阻的值都等于开环输出电阻的两倍,所以输出级看起来就像是以Vh为基准的电压源,具有正确的DC输出电阻。仿真正确的输出电阻意味着DC开环增益会在放大器加载时适当降低。

 

模型参数计算

以下公式可用于构建改进的宏模型,以实现任何运算放大器仿真。它分别针对每个可用的构建模块进行计算,并讨论了一些电源考量因素。

 

输入级和增益级计算

a. 通用计算

参考图3来确定此处提到的元件和信号。首先,选择IEE,其值要略小于放大器的总静态电流。为方便起见,可以将IEE设置为1mA、100µA、10µA或1µA,

 

其中fp1 =放大器主极点,

 

AVOL = 开环直流增益

 

fp2 = 第二放大器极点
 

T = 27°C

 

(两个二极管均适用)。

您可以将数据手册中的一些参数直接运用到模型中。这些参数包括:

EOS =输入失调电压(仅限直流分量);

IOS = 输入失调电流;CIN = 输入电容。

 

b. 双极性输入级计算

首先,必须评估以下公式,确定是否可以使用新宏模型对讨论的运算放大器进行建模:

 

其中VT = 0.02585V(27°C时)。

如果此方程成立,可以继续进行接下来的计算。如果不成立,则必须修改模型,使其与特定的运算放大器匹配。

 

其中βF为输入晶体管的正向电流增益,IBIAS为输入偏置电流。

 

其中RID为差分输入电阻。如果RID不是指定的数据手册参数,则将R1和R2的值设为5 x 1011Ω。

 

c. JFET输入级计算

如果设计中包含JFET输入级,则使用栅极至源极截止电压VTO的默认值-2.000V。另外,将级电流源的名称改为ISS。主要计算是确定β,即JFET的增益系数:

 

其中ISS为级尾电流。

为了获得最大输出dV/dt,尾电流只能来自差分对的一侧;因此需要差分输入电压等于:

  

此外,输入偏置电流由栅极漏极电流和栅极源极漏电流组成。所以,

 

其中IBIAS为27℃时的输入偏置电流。此外,

 

其中RID为差分输入电阻(一般为1 x 1012Ω

最后,可以将R5和R6的值设置为零,因为JFET输入放大器通常不需要降级。

 

频率成形级计算

要确认频率成形级的参数,请参见图4。在所有三类频率成形级中,为方便起见,将G3和G4设置为A/V的1 x 10-6倍。此外,fZ为零点频率,fp为极点频率。

然后,在极零点级,

 

在零极点级,

 

在极点级,

 

共模增益级计算

要确认共模增益级的参数,请参见图4。

 

其中,fCM为共模极。

 

输出级计算 

要确认输出级的参数,请参见图5。二极管D7和D8的击穿电压标称值设置为50V。通过实验确定了电感L5的值。ROUT为开环输出阻抗;VT为0.02585V(27°C时);所有二极管的IS均为1 x 10-12A。所以:

 

可以通过以下公式确定图3中电阻R9和R10的值:

 

其中dISY/dVSY表示电源电压变化引起的电源电流变化。该模型中VCC与VEE之间的总静态电流为:

 

其中,N为该模型中频率成形和共模增益级的总数;R一般为1 x 106Ω;此值以及频率成形级中G源的跨导,可以根据低功耗运算放大器适当调整;

IDC是增加至G1和G2源的直流偏移,以补偿模型的剩余部分消耗的电流和 的静态电流之间的差值

但是,这种简单的推挽式输出级存在一个微妙的问题。无论这个级是吸电流还是源电流,负载电流总是均匀分布在两个电源轨上,而实际输出级不会如此。所以,以源负载电流为例,净正电源电流的增加幅度只有流入负载中电流的一半。而负电源电流则是减少相同的量。为了补偿这种异常,会强制电流从正电源轨流向负电源轨,数量正好是负载电流的一半。这种校正电流必须始终沿着相同的方向流动——即使输出电流的极性相反。

图6 - 兼容SPICE的运算放大器宏模型

 

图6:OP-42宏模型远比Boyle模型复杂,需要更长的仿真时间,但其精度大幅提高


 

0